Progettazione di memorie non volatili

Giovanni Campardo

Progettazione di memorie non volatili

Edizione a stampa

62,50

Pagine: 528

ISBN: 9788846420800

Edizione: 2a edizione 2002

Codice editore: 1340.68

Disponibilità: Discreta

Questo libro si propone di illustrare come si progetta un circuito integrato. Data l'esperienza dell'autore come progettista, acquisita principalmente nella realizzazione di memorie EPROM e Flash, il filo conduttore è dato dallo studio delle soluzioni circuitali applicate alla progettazione delle memorie non volatili, dispositivi in grado di mantenere l'informazione immagazzinata anche in assenza dell'alimentazione esterna. Questo tipo di dispositivi trova largo impiego nei più svariati campi dove l'elettronica è presente; ovunque si trovi un microprocessore è necessario un banco di memoria non volatile in cui venga scritto il codice che il microprocessore stesso esegue per poter dare vita al sistema. Vengono illustrati sia i circuiti di base, essenziali per la progettazione, quelli che costituiscono il bagaglio fondamentale di ogni progettista e sui quali non ci devono essere dubbi, sia le soluzioni circuitali più complesse, implementate principalmente nei dispositivi di memoria, per mostrare come connettere fra di loro i blocchi fondamentali.

La progettazione costituisce uno sforzo d'immaginazione che non sempre risulta chiaro analizzando il risultato, che il più delle volte è dato a priori; si è voluto così lavorare al contrario, mostrando prima le necessità e poi le diverse soluzioni, realizzando i circuiti come il risultato di uno sforzo di fantasia, illustrando le motivazioni che conducono ad una soluzione, che possono sempre essere spiegate in termini comportamentali, senza cioè far riferimento a dispositivi elettrici, transistori, ecc.

La conoscenza delle principali nozioni di base di elettronica e di dispositivi elettronici è propedeutica alla lettura del volume ma il linguaggio utilizzato è lo stesso che viene usato durante le discussioni fra progettisti, dove si trascurano le equazioni e gli aspetti fisici e si cerca di riportare tutto a modelli circuitali (RLC) e alle analisi di come si "muovono" in tensione i nodi. La notazione matematica è pertanto ridotta al minimo, esclusivamente quando risulta indispensabile o per riassumere meglio dei concetti, così che il testo possa risultare accessibile anche a chi non abbia una preparazione specifica.


 Bruno Beverina , Il mercato delle memorie
Progettazione di memorie non volatili
 (Aspetti fondamentali delle memorie non volatili; Programmazione; Cancellazione; Distribuzioni e ciclatura; Architettura della modalità di lettura, di scrittura, di cancellazione; Nozioni di affidabilità; Influenza della temperatura e della tensione di alimentazione; Le attività di laboratorio; Shmoo plots; Il testing)
Aspetti di processo
 (Principali passi realizzativi per un processo CMOS)
Il transistore MOS e la cella di memoria
 (Transistori a disposizione; La cella di memoria; Caratteristiche di lettura; La programmazione; Iniezione di portatori nella gate isolata; L'algoritmo di programmazione; La cancellazione; L'operazione di soft programming)
Componenti passivi
(Condensatori in tecnologia CMOS; Resistori integrati)
Blocchi circuitali fondamentali
(L'inverter NMOS e CMOS; Il CASCODE; Il differenziale; Il source follower; Riferimenti di tensione; Specchi di corrente; Schmitt trigger NMOS e CMOS; Latch traslatori di tensione; Circuiti di Power on Reset; Switch analogici; Il Bootstrap; Gli oscillatori; Circuiti per rilevare terzi livelli)
Il layout
(Un "tutorial" per la lettura di un layout custom; Una NAND a tre ingressi; Una NOR a tre ingressi; Un inverter interdigitato e un condensatore; Capacità parassite d'area e di perimetro; Un approccio strutturato al layout automatico)
L'organizzazione della matrice di memoria
(Le memorie EPROM; Organizzazione di una matrice Flash: i settori; Una matrice di settori; Matrici Flash senza contatti)
Il buffer di ingresso
(Sui livelli di ingresso e di uscita; Buffer d'ingresso; Esempi di buffer d'ingresso; Un nuovo problema)
Le decodifiche
(Decodifiche di riga; Una decodifica di riga NMOS; Una decodifica di riga CMOS(1); Una decodifica di riga CMOS(2); Una decodifica di riga CMOS dinamica; Una decodifica di riga CMOS semistatica; Decodifiche di riga per bassa tensione di alimentazione; La nostra decodifica di riga; La predecodifica di riga; La decodifica di settore; Spazio in memoria per il test: le righe OTP; Il boost: architettura; Per leggere ad 1.8V di alimentazione?; Aggiungiamo un margine di sicurezza; Il problema della ricarica di Cbooost; Due percorsi di boost; Progettiamo la circuiteria di boost; Progettiamo la circuiteria di BST_START; Decodifiche di riga gerarchiche; Decodifiche di colonna)
Circuiti per programmare e cancellare
(I primi dispositivi; Le pompe di carica; La pompa di gate per la cancellazione; La pompa di source e gli switch di massa; La pompa di gate, di drain ed il regolatore; Variazioni con la temperatura; Le operazioni di verifica; Il rivelatore di VCC: Vcclow)
Circuiti di sincronismo
(Generazione del segnale di ATD; Connettiamo la circuiteria di ATD e di boost; Reintegratori di carica; La circuiteria del segnale di ATD; Progettazione del segnale di fine lettura ENDREAD; Le celle utilizzate dai sense dummy e la loro decodifica di riga; Ulteriori indagini sul segnale di ENDREAD; La modalità di burst)
Circuiti di lettura
 (Lettura differenziale a sbilanciamento dei carichi; Lettura differenziale ad offset di corrente; Lettura differenziale con caratteristiche parallele; Tecniche di equalizzazione dei nodi; La precarica; Clamping dei nodi di uscita VM e VR; Lettura differenziale con specchio di corrente; Abilitazione del circuito di conversione I/V; Incrementiamo la velocità di lettura; Ed ora la cella FLASH; Lettura di memorie FLASH in presenza di bit depleti; Lettura a bassa VCC; Lettura a bassa tensione di alimentazione; Definizione del boost e del riferimento; Problematiche del riferimento; Dimensionamento dello specchio principale; Analisi dinamica del Sense Amplifier; Precarica dello stadio di uscita del comparatore; Lettura di celle Flash multilivello)
La ridondanza
 (La ridondanza: architettura e funzionamento; La ridondanza: dimensionamento; Le UPROM; La circuiteria delle UPROM; Codici a correzione d'errore)
Il buffer di uscita
(Buffer di uscita NMOS; Un super-buffer d'uscita CMOS; Il problema "High Voltage Tolerance"; Disturbi indotti da commutazioni: cura per la massa; Buffer di uscita in triplo_well e disturbi indotti sulla circuiteria di segnale)
Modalità di test
(Una panoramica sulle modalità di test; Test di DMA; Un DMA veloce; Test di integrità degli ossidi)
ESD & latch-up
(Qualche nota sui transistori bipolari; Latch-up; Bipolari non parassiti; Distribuzione delle alimentazioni e rete di protezione ESD)
Algoritmi per una memoria Flash
 (La struttura della PLA; Algoritmi per una memoria Flash)
Dall'analisi delle specifiche alla definizione del "floorplan"
 (Organizzazione della matrice; Dimensionamento della riga di matrice; Dimensionamento dei settori; Configurazioni della memoria; Organizzazione della decodifica di colonna; La ridondanza; Prime considerazioni sulla modalità di lettura; Architettura del riferimento; Problemi di lettura per una memoria non statica; La logica delle uscite e i circuiti di cancellazione-programmazione; Le pompe e i regolatori di gate; Il generatore di pseudoclock: ATD; La disposizione dei pad; La logica di controllo e la circuiteria di servizio)
Altri tipi di memorie
 (Memorie SRAM; Memorie DRAM; Memorie EEPROM).

Collana: Scientifica